X9智舱处理器_X9智舱处理器_芯驰科技SemiDrive 官网

X9智舱处理器

X9系列智能座舱处理器是芯驰科技专为新一代汽车电子座舱设计的车规级汽车芯片，集成了高性能CPU、GPU、AI加速器，以及视频处理器，能够满足新一代汽车电子座舱应用对强大的计算能力、丰富的多媒体性能等日益增长的需求。

X9系列产品，全面覆盖仪表、IVI、座舱域控、舱泊一体等从入门级到旗舰级的座舱应用场景，已经成为中国车规级智能座舱芯片的主流之选。目前拥有数十个重磅定点车型，上汽、奇瑞、长安、广汽、北汽、东风日产、广汽本田等车企旗下搭载X9系列芯片的车型均已量产上车。

产品布局

液晶仪表/中控

X9E | X9M | X9H | X9S

10-70 KDMIPS

40-200 GFLOPS

0.2-4 TOPS

16nm车规工艺
ARMv8.2 CPU，MP2-MP8
1080P仪表/1080P-2.5K中控
AVM + DMS + DVR
AEC-Q100 Grade 2，ISO26262 ASIL B
2021年开始量产交付，全系列产品均已量产

座舱域控/舱泊一体

X9HP | X9U | X9SP

50-100 KDMIPS

140-300 GFLOPS

0.4-8 TOPS

16nm车规工艺
ARMv8.2 CPU，硬隔离架构
1080P仪表+2.5K中控+HUD
AVM + APA + DMS + OMS + DVR
AEC-Q100 Grade 2, ISO26262 ASIL B
2023年开始量产交付，全系列产品均已量产

AI 座舱

X10 Series

2K仪表+HUD+4K 中控&副驾
AVM + APA + DMS + OMS + DVR
支持端侧大模型部署，支持Al Agent
ISO26262 ASIL B

产品性能

高性能处理器

最新的Cortex-A55多簇架构，更高的主频
支持多屏高清高帧率独立显示
支持QNX/Linux/Android等操作系统，支持一芯多系统
高效的核间片间资源调度能力

内置高性能AI单元

支持OMS/DMS、语音识别等AI应用的部署
支持大模型端云混合部署，本地多模态感知
支持智驾场景（行车/泊车）算法

高可靠性

通过AEC-Q100可靠性认证
通过IS0 26262 ASIL B功能安全产品认证
内置基于硬隔离的独立安全岛
集成硬件安全模块（HSM）

应用场景

家族化产品设计，产品矩阵全面覆盖 3D仪表、IVI、座舱域控、舱泊一体、舱行泊一体、中央计算平台等应用
产品保持硬件Pin to Pin兼容和软件兼容

产品家族

Device Name	X9E	X9M	X9H	X9S	X9HP	X9SP	X9U
Part Number	X9260	X9480	X9669	X9870	X9699	X9880	X9892
CPU Cluster 1	MP2 @1.6GHz	MP4 @2.0GHz	MP6 @2.0GHz	MP8 @2.3GHz	MP6 @2.0GHz	MP8 @2.3GHz	2 x MP6 @2.0GHz
CPU Cluster 2	-	-	-	-	MP1 @1.4GHz	MP4 @2.0GHz	2 x MP1 @1.4GHz
CPU DMIPS(K)	12	30	45	70	50	100	100K
GPU GFLOPS	40	80	140	230	140	230	300G
NPU	-	-	-	8 TOPS	-	8 TOPS	-
DSP	1 x vDSP	1 x vDSP	1 x vDSP	1 x vDSP	1 x vDSP	2 x vDSP	2 x vDSP
ISP	-	-	-	1Gpixel/s	-	1Gpixel/s/td>	-
DDR LPDDR4/4x	up tp 8GB	up tp 8GB	up tp 8GB	up tp 16GB-	up tp 8GB	up tp 16GB	up tp 16GB
Video H.264	Encoder/Decoder	Encoder/Decoder	Encoder/Decoder	Encoder/Decoder-	Encoder/Decoder	Encoder/Decoder	Encoder/Decoder
Video H.265	Decoder	Decoder	Decoder	Encoder/Decoder	Decoder	Encoder/Decoder	Decoder
FHD Display	2x	3x	4x	4x-	4x	4x	8x
LVD(4-ch)	2x		4x	4x	4x	4x	8x
MIPI DSI(4-Lane)	2x	2x	2x	2x	2x	2x	4x
Parallel CSI	1x	1x	1x	1x	1x	1x	2x
MIPI CSI(4-Lane)	2x	2x	2x	2x	2x	2x	4x
USB3.0	2x	2x	2x	2x	2x	2x	4x
PCle 3.0	1x 1-lane	2x 1-lane	2x 1-lane	2x 1-lane	2x 1-lane	2x 1-lane	2x 1-lane
eMMC	2x eMMC5.1	2x eMMC5.1	2x eMMC5.1	2x eMMC5.1	2x eMMC5.1	2x eMMC5.1	2x eMMC5.1
Ethernet	1x1G Ethernet TSN	1x1G Ethernet TSN	1x1G Ethernet TSN	1x1G Ethernet TSN-	1x1G Ethernet TSN	1x1G Ethernet TSN	2x1G Ethernet TSN
CAN-FD	2x	2x	2x	2x	2x	2x	4x
Multi-Purpose Processor	Cortex-R5 DCLS	Cortex-R5 DCLS	Cortex-R5 DCLS	Cortex-R5 DCLS	Cortex-R5 DCLS	Cortex-R5 DCLS	2xR5 DCLS
Secure Processor	Cortex-R5 DCLS	Cortex-R5 DCLS	Cortex-R5 DCLS	Cortex-R5 DCLS	Cortex-R5 DCLS	Cortex-R5 DCLS	2xR5 DCLS
Safety Island	Cortex-R5 DCLS	Cortex-R5 DCLS	Cortex-R5 DCLS	Cortex-R5 DCLS	Cortex-R5 DCLS	Cortex-R5 DCLS	2xR5 DCLS
Functional Safety	ASIL B	ASIL B	ASIL B	ASIL B	ASIL B	ASIL B	ASIL B
Auto Grade	AEC-Q100 Grade 2	AEC-Q100 Grade 2	AEC-Q100 Grade 2	AEC-Q100 Grade 2	AEC-Q100 Grade 2	AEC-Q100 Grade 2	AEC-Q100 Grade 2

Note:
Hardware isolation for each CPU Cluster
All the devices except X9U are pin-to-pin and software compatible.

生态合作伙伴

Solution

App Algorithm

Middleware

Toolchain

BSW

Hardware